DDR6內(nèi)存有望2027年大規(guī)模普及 起步8800MT/s

目前隨著生成式AI、高效能運(yùn)算（HPC）和數(shù)據(jù)中心對內(nèi)存頻率與效率需求的快速提升，新一代內(nèi)存標(biāo)準(zhǔn)DDR6正朝著量產(chǎn)普及邁進(jìn)。

據(jù)報(bào)道，業(yè)界預(yù)估DDR6將于2027年進(jìn)入大規(guī)模普及期。

目前三星、美光與SK海力士等全球三大DRAM原廠，已率先啟動(dòng)開發(fā)計(jì)劃，聚焦于DDR6芯片、控制器與封裝模組的技術(shù)突破與產(chǎn)品布局。

根據(jù)JEDEC的推進(jìn)時(shí)間表，DDR6主規(guī)范已于2024年底完成草案，LPDDR6草案也于2025年第二季對外發(fā)布，預(yù)計(jì)2026年將進(jìn)入平臺(tái)測試與驗(yàn)證階段。

業(yè)者分析，DDR6在效能與架構(gòu)方面皆實(shí)現(xiàn)重大突破，起始速率達(dá)8800MT/s，產(chǎn)品生命周期內(nèi)最高可達(dá)17600 MT/s，超頻模塊最終可能達(dá)到 21000MT/s的速度，整體效能較DDR5提升約2至3倍。

在架構(gòu)方面，DDR6采用4×24-bit通道設(shè)計(jì)，相較DDR5的2×32-bit，在平行處理效率、數(shù)據(jù)流通與頻率使用上更具優(yōu)勢，但同時(shí)也對模組I/O設(shè)計(jì)提出更高要求。

與此同時(shí)，由JEDEC標(biāo)準(zhǔn)化的CAMM2，正成為DDR6時(shí)代的主流解決方案，CAMM2結(jié)合高頻寬、高密度、低阻抗與薄型化設(shè)計(jì)，成功解決DDR5中288引腳DIMM插槽限制。