臺積電3nm制程工藝今日量產(chǎn) 2nm 2025年投產(chǎn)

IT之家今日（12月29日）消息，臺積電今天將在臺南科學(xué)園區(qū)舉辦 3 納米量產(chǎn)暨擴廠典禮，正式宣布啟動 3 納米大規(guī)模生產(chǎn)。董事長劉德音以及逾 200 供應(yīng)商與伙伴出席。據(jù)悉，臺積電的南科芯片 18 廠是 5 納米及 3 納米的生產(chǎn)基地，其中，芯片 18 廠5期至9期廠房是3納米生產(chǎn)基地。

新年伊始，臺積電將采用產(chǎn)能有限的N3節(jié)點工藝，然后在2023年晚些時候轉(zhuǎn)向更穩(wěn)定、更高效的全面生產(chǎn)的N3E，隨后在2024年轉(zhuǎn)向 N3P，這一年臺積電還將在新竹工廠將其2納米GAA工藝投入試生產(chǎn)，并在2025年進行大規(guī)模生產(chǎn)。

在此前多個季度的財報分析師電話會議上，臺積電CEO魏哲家曾表示，他們在按計劃推進3nm制程工藝以可觀的良品率在下半年量產(chǎn)，在高性能計算和智能手機應(yīng)用的推動下，預(yù)計產(chǎn)量在2023年將平穩(wěn)提升。

臺積電在官網(wǎng)公布的信息顯示，他們的3nm制程工藝，是5nm之后的另一個全世代制程，具備最佳的 PPA 及電晶體技術(shù)。同5nm制程工藝相比，3nm制程工藝的邏輯密度將增加約70%，在相同功耗下速度提升10-15%，或者在相同速度下功耗降低25-30%。